Research
-
박막 트랜지스터를 위한 산화물 반도체 공정 및 계면 현상 연구
현대 사회에서 투명하거나 유연성을 가지는 차세대 디스플레이 산업은 시장성, 유용성 면에서 크게 기대되고 있다. 이에 따른 차세대 디스플레이를 구축하기 위해 다양한 기술들이 제시되고 있다, 특히 스위칭 역할을 하는 박막 트랜지스터(Thin Film Transistor, TFT) 부분에서 산화물 반도체는 크게 각광받고 있다. 일반적으로 산화물 반도체가 나노 수준 두께의 박막 상태에 놓이게 되면 투명하거나, 유연한 특성을 보인다.
이러한 나노 두께의 박막을 형성하기 위해서는 다양한 공정 등이 존재 할 수 있는데, 그 중 용액 공정은 나노 박막을 형성 시, 공정 단가를 낮출 수 있는 큰 이점이 가진 공정이다. 본 연구팀에서는 용액공정을 이용 시 상대적으로 비싼 고진공에서 형성되는 박막에 비하여 성능이 떨어지는 부분을 보완하는 연구를 진행하고 있다. 또한 용액 공정에서 일어날 수 있는 계면 문제 극복, 산화물 TFT의 게이트 축전율과 전자이동도 간의 관계 규명 등 다양한 연구를 수행하고 있다.
-
머신 러닝을 활용한 박막 트랜지스터 특성 최적화
머신러닝은 다양한 산업 분야에서 새로운 연구 가능성과 방향을 제시하고 있다. '학습'과 '문제 해결'을 통해 뛰어난 계산 능력을 갖추어 복잡한 계산과 다량의 변수를 논리적으로 처리할 수 있다. 이러한 기술을 활용, 산화물 반도체 박막 트랜지스터 설계에 적용하여 성능을 최적화하고자 한다. Dual-layer, vertical structure와 같은 TFT 소자의 구조적 디자인 최적화 및 성능 개선과 소자 성능에 대한 공정 변수의 영향력 분석 및 최적화가 연구의 목표이다.
-
산화물 반도체를 활용한 다치 논리 회로 구현
현재, 상보형 금속 산화물 반도체 (Complementary metal-oxide-semiconductor; CMOS) 기술의 발전으로 소자의 크기를 줄임으로써 소자 집적도를 크게 향상 시킬 수 있게 되었다. 하지만 연결해야 하는 배선의 복잡성 증가, 집적도 개선의 한계, 그리고 전력 효율 개선의 한계로 인해 새로운 작동 메커니즘을 가진 소자 개발이 필요해지게 되었다. 이를 위한 해결책으로, 기존의 0과 1을 표현할 수 있던 2진법 체계에서 더 나아가 3진법, 4진법을 표현할 수 있는 소자를 개발하면 기존 기술에서 회로의 집적도를 높이지 않아도 더 많은 데이터 처리와 높은 전력 효율성을 가질 수 있게 된다.
본 연구실에서는 반도체 물질의 이종 접합을 통해 부성 미분 저항이라는 특성을 통해 2진법보다 더 많은 데이터를 표현할 수 있게 되는 장점을 활용하여, CMOS 호환이 가능한 공정을 활용하여 미세 공정이 가능할 수 있도록 다양한 연구를 진행하고 있다.
-
뉴로모픽 컴퓨팅을 위한 3단자 인공 시냅스 개발
뉴로모픽 컴퓨팅은 인간의 뇌에서 일어나는 작용을 모사하여 작동 전력 소모를 크게 줄이고, 계산 속도를 향상 시킴으로써 인공지능 활용, 빅데이터 처리 등 미래 산업에 활용 될 컴퓨팅 기초 기술로 주목 받고 있다. 인간의 뇌의 뉴런이 스파이크 형태의 신호를 발생시키면 뉴런 사이에 연결된 시냅스를 통해 다른 뉴런으로 전기 신호가 전달되는 방식을 반도체 소자에 구현하는 것이 핵심이며, 이를 위해서 다양한 시냅스 가중치 를 표현 가능한 아날로그 인공 시냅스 소자 개발이 필요한 상황이다.
현재 본 연구실에서는 3단자 소자 중 장기 메모리 특성을 가지는 전해질-게이트 트랜지스터 (eletrolyte-gated transistors; EGT), 강유전체 메모리(Ferroelectric random access memory; FeRAM), 플래시 메모리 (Floating-gate transistor) 등을 기반으로 고성능, 고정밀도의 트랜지스터 구조 인공 시냅스를 개발을 중심으로 하고 있으며, 인공 시냅스 적용을 위한 단위 소자 특성 개선, 머신 러닝 응용, 자극 반응형 시스템, 뉴로모픽 가속기 적용 등의 다양한 어플리케이션으로의 적용 또한 진행해가고 있다.
